Question d’entretien chez Capgemini Engineering

Design a basic circuit using Logical Gate.

Réponse à la question d'entretien

Utilisateur anonyme

15 nov. 2017

I have drawn a Half Adder circuit.